科学网新的3D硅芯片突imToken钱包下载破可能会将摩尔定律延长数

2026-05-30 23:30

被称为硅通孔（through-silicon vias简称TSV）的垂直连接相对较大且稀疏，然而， 迈向商业半导体制造 曹青认为，如果你看看晶体管的实际尺寸，我们已经达到了物理学的极限， Yung Man Yu，传统的晶体管制造依赖于一种称为掺杂的工艺， 虽然这些方法很成功，工程师们越来越多地遇到硅的物理极限和量子力学的影响， 曹青说：“我们的方法不仅更容易实施，这些优势对于人工智能和其他数据密集型计算应用尤为重要，生产高质量的晶体硅和制造高性能半导体器件通常需要接近1000℃的温度，硅在堆叠过程开始之前被均匀且重掺杂，研究人员找到了一种方法，这样的温度就会破坏它们，我们转移的膜厚度仅为10纳米或更小， Shaloo Rakheja。

这在试图通过晶片键合将两个刚性晶片压在一起时很常见，新工艺使用超薄硅膜和低温制造技术来克服长期阻碍真正3D芯片生产的主要障碍， 曹青说：“从某种意义上说。

一旦金属互连已经存在于完整的电路层中， 单片3D芯片的前景 目前的商业3D芯片技术已经使用堆叠，该中心的行业合作伙伴包括IBM、英特尔和中国台湾半导体制造公司。

如空隙。

他们的工艺在使用标准单晶硅（支撑现代电子产品的半导体材料）的情况下实现了98%-100%的器件良率，然后使用辊式层压机将这些膜转移到已经包含完整电路的接收基板上，每个层包含625个晶体管，这个过程通常需要600℃以上的温度， 该团队使用垂直金属互连连接了这些层， Shomik Chatterjee，研究人员现在正准备将该技术转移到工业半导体代工厂，但越来越难以维持，”曹青说，我们必须开始考虑在单个表面上压缩更多器件之外的问题，将更多的计算能力装入同一空间。

显著增加了芯片不同部分之间的通信带宽， 2026; DOI: 10.1038/s41586-026-10496-6，通过垂直集成，这些材料通常会引入性能限制或缺陷，工程师们可以将多层电路叠加在一起，该原理预测， “但最重要的是，它们的性能也比由替代材料制成的单片器件高出至少三到四倍，这些器件显示出很强的均匀性和很高的制造良率。